This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.





(19) JAPANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11) Publication number 62012119 A

(43) Date of publication of application: 21.01.87

(51) Int. CI

H01L 21/203 H01L 21/26 H01L 29/80

(21) Application number: 60151705

(22) Date of filing: 09.07.85

(71) Applicant:

SHARP CORP

(72) Inventor

KINOSADA TOSHIAKI YAMASHITA TATSUYA TOMITA KOJI

(54) MOLECULAR BEAM EPITAXIAL GROWTH METHOD

(57) Abstract:

PURPOSE: To make the growth of the GaAs epitaxial film of low displacement density and of high quality possible, by growing the superlattice AIXGa₁XAs/ GaAs as the buffer layer and growing GaAs after that.

CONSTITUTION: In the process of the thermal cleaning of substrate surface, the evaporation from the In substrate is compensated by irradiating the In molecular beam, for example, of about 10⁻¹⁰W10⁻⁹Torr as well as the As molecular beam. Prior to the GaAs growth, the superlattice AIXGa₁_XAs/GaAs as the buffer layer is

grown by 5W10 periods at each of 100W500&angst, for example, and then the GaAs is grown. In this manner, the clean surface and the superior surface morphology required for the high quality epitaxy are obtained. Moreover, the distortion caused by the lattice mismatching between the In-doped GaAs substrate and the GaAs grown thereon can be resolved by inserting the superlattice buffer layer AIXGa₁_X/GaAs, and the diffusion of In from the substrate can also be prevented. The value of (x) is necessary to be set in the manner where the lattice constants of AIXGa₁_XAs are equal to those of the In-doped substrate.

COPYRIGHT: (C)1987, JPO& Japio

⑩日本国特許庁(JP)

① 特許出顧公開

母公開特許公報(A)

昭62-12119

Mint Cl.4

識別記号

庁内整理番号

母公開 昭和62年(1987)1月21日

H 01 L 21/203 21/26 29/80

7739-5F

8122-5F 審査請求 未請求 発明の数 1 (全3頁)

劉発明の名称 分子線エピタキシャル成長方法

②特 顧 昭60-151705

会田 顧 昭60(1985)7月9日

紀 之 定 俊 明 砂発 明 砂発 明 者 Ш 達 哉 大阪市阿倍野区長池町22番22号 シャープ株式会社内

大阪市阿倍野区長池町22番22号 シャープ株式会社内

砂発 明 者 Ħ 楚 司 ⑪出 顋 人 シャープ株式会社

大阪市阿倍野区長池町22番22号 シャープ株式会社内 大阪市阿倍野区長池町22番22号

砂代 理 人 弁理士 杉山 数至 外1名

1. 発明の名称

分子額エピタキシャル成長方法

- - L In ドープGaAs 基板上へのGaAsの分子線 エピタキシャル成長にかいて、

成長前の基板表面熱清浄化過程でAs分子線 及びIn分子線を上記基板に照射し、

次にGaAsの成長に先だちパッファー層とし て超格子 AL_Gai-xAs/GaAs を成長させ、 次にGaAsを成長させて、

In ドープGs As 基板上へのGs As 成長を行 なりことを特徴とする分子額エピタキシャル成 長方法。

2. 前記超格子パッファー層 AtgGs_{1-x}As/ GaAsのxの値はAL_xGa_{1-x}Asの格子定数が In ドープGaAs 基板の格子定数に等しくなる ような値となしたことを特徴とする特許請求の 範囲第1項記載の分子線エピタキシャル成長方 送っ

3. 発明の詳細な説明

く産業上の利用分野>

本発明はInドーブGaAs 基板上にGaAsを分 子譲エピタキシャル成長させる分子譲エピタキシ + ル成長方法に関するものである。

く従来の技術>

分子線エピタキシャル (以下MBEと称す)成 長でG&As基板上へG&Asを成長させる場合は従 来次のように行なわれている。即ちG&As基板を 化学処理後成長チャンパー内に撤送する。次に高 真空下でAs 分子線のみを基板に照射した状態で 基板を600~650でに加熱することで基板表 面の自然酸化膜や炭素などの付着物を除去し基板 表面の情浄化を行なり(基板表面熱清浄化過程)。 その後Ga及びAs 分子線を500~700でに 保たれた基板に照射することによりGaAsの成長 を行なり。

ところで従来法で成長に用いられる蓋板は主に アンドーブGaAs基板あるいは蒸気圧の低い Cr を添加したCr ドーブGaAs 基板であった。しか



特開昭62-12119(2)

しInドープG aAs 遊板が最近低転位密度あるい は無転位結晶が得られるということで注目されて かり、これをエピタキシャル成長遊板として用い るならば低転位密度の良質なエピタキシャル膜が 成長できると考えられる。

<発明が解決しよりとする問題点>

しかし、従来法によって、InドーブG&A& 基板上へG&A&を成長させた場合、次のような問題が生ずる。

- ③ 基板高度が500で以上では基板から Asの みならず In も 選択的に蒸発するため、基板表 面熱 清浄化過程において As 分子 額のみを基板 上に照射する従来法では、 In が 基板から蒸発 するため成長界面の表面モルフェロジを悪くし、 その上に成長される GaAs 膜の 膜質を悪くする。
- InドープGaAs は実際には混晶 In_xGa_{I-x}As
 (0.002<x<0.006) であるためアンドープ
 やSi.Snドープ(n型)あるいはBe.Mgド
 ープ(p型)GaAsに比べ格子定数が約0.02%
 大きい。従ってInドープGaAs 基板にアンド

せ、その後G&Asを成長させる。

〈作 用〉

上記①の構成により、高品質エピタキシャルに要求される清浄表面及び良好を表面モルフォロジが得られる。更に上記②の構成により、InドープGaAs 新板とその上に成長されるGaAsの格子不整合により生ずる盃を超格子パッファー層ALxGa1-x/GaAsをはさむことで解消することができ、かつ基板からのInの拡散を防止することができる。尚ここでのエの値はALxGa1-xAsの格子定数がInドープ基板のそれに等しくなるような値にする必要がある。

く実施例>

以下本発明を実施例に基づき、図を参照して詳細に説明する。

第1図は、本発明にしたがって作製された半導 体装置の構造を示す断面図である。

同図にかいて、1はInドーブ半絶線性 GaAs 基板、2はA∠_xGa_{1-x}As∕GaAs よりなる超格 子パッファ層、3はSiドーブGaAs層であり、 ープG & A 3 等を成長した場合、格子不整合のためその界面に内部応力が生じ、それにより成長層に転位が発生したりするので良質なエピタキン+ル膜が得られない。

本発明は、上記の点にかんがみて創業されたものであり、In ドーブ基板上への高品質のGaAs エピタキシャル膜の形成を可能にする分子線エピタキシャル成長方法を提供することを目的として

く問題点を解決するための手段>

上記目的を達成するため本発明のInドープ GaAs基板へのGaAs成長を行なり分子線エピタ キシャル成長方法は次のように構成している。

- ③ 基板表面熱清浄化過程では As 分子線のみならず、例えば 10⁻¹⁰~10⁻⁷ torr 程度の In 分子線も基板に照射し、In の基板からの蒸発分を かぎなう。
- ② 成長はGaAs成長に先だち、まずパッファー層として超格子AとxGa_{1-x}As/GaAsを例えば各100~500Åで5~10周期程度成長さ

上記超格子パッファ層 2 は 100 Å厚の AL_xGa_{1-x} As(x=0.09) 層 4 及び 100 Å厚のGaAs 層 5 の 10 周期構造で構成されて 5 り、 AL_xGa_{1-x} As 層 4 の格子定数が In ドープ GaAs 基板 1 の 格子定数と同じに たるよう x の値を 0.09 となしている。

次に、第1図に示した構造の半導体装置の本発明の一実施例としての作製方法を説明する。

成長条件は茜板弧度580℃,成長レート0.7 Am





特開昭62-12119(3)

/h で行なった。まず第1図ド示す超格子パッファー層 AL_xGa_{1-x}As/GaAs 層 2 を各AL_xGa
1-xAs 層 4 及びGaAs 層 5 の厚さ100 Åで10
周期成長させた。Ga. As, AL の各分子鏡強度
はそれぞれ 32×10⁻⁷ torr、1×10⁻⁵ torr、5×
10⁻⁹ torrでAL_xGa_{1-x}As の混晶比 xが 0.09
になるように設定した。そしてこの ALang-Ga agiAs
の格子定数はIn ドーブGaAs 差板 1 のと等しい。
この後 Si ドーブn 型 GaAs エビタキシャル膜 3
(キャリア最度 1×10¹⁵cm⁻³)を 1 sm 成長させた。

上記のようにして作製されたG=A=xェピタキシャル原 3 は低転位密度の基板を反映して転位密度 $800\,\mathrm{cm}^{-2}$ 程度 のものが得られた。またキャリア 漫度 $1\times10^{15}\,\mathrm{cm}^{-3}$ で易動度も $8500\,\mathrm{cm}/V$ ・ sec と $\mathrm{良好な値を得た}$

く発明の効果>

以上のように、本発明により、InドープG&As 遊板の有する低転位密度という特性を受け継いだ 低転位密度の高品質G&Asエピタキシャル額の成 長が可能となり、この結果、これを用いることで 高信頼性のGaAsFETやIC等の製造が可能と なる。

4. 図面の簡単な説明

第1図は本発明にしたがって作製された半導体 装置の構造を示す断面図である。

- 1…Inドープ半絶縁性G*As 基板、
- 2…超格子パッファー用(Al_xGal_{1-x}As/GaAs)、
- 3.-SiドーブGaAs 出ピタキシャル模
- 4 ··· A∠xGs 1-x As 層、

代理人 弁理士 福 士 愛 彦(他2名)

61点





特許法第17条の2の規定による補正の掲載

昭和 () 年特許顯第 151705 号 (特開 昭 61-12119 号。昭和 62 年 1月 11日 発行 公開特許公報 62-121 号掲載)につ いては特許法第17条の2の規定による補正があっ たので下記のとおり掲載する。 7 (2)

Int.C1.	識別記号	庁内整理番号
HO1L 21/203		7630-5F
21/25 29/80		8 1 2 2 - 5 F
_		
	·	

手 続 補 正 書

昭和 63 年 12 月 23 通

符許庁長官殿 (特許庁

殿)

- 1. 事件の表示 特顧昭60-151705
- 2. 発明の名称 分子観エピタキシャル成長方法
- 3. 補正をする者 事件との関係 特許出頭人 住 所 每545 大阪市阿倍野区县池町22番22分 名 称 (504) シャープ株式会社
- 代表者 辻 晴 雄 4. 代 理 人 住 所 每545 大阪市阿倍野区長池町22番22号 シャープ株式会社内 氏名 (7223) 弁理士 杉山 設 (大下) 産業者 電路 (四) 200-11日展度文社は197日度センテージング 5. 補正命令の日付 (拒絶理由通知発送の日付)
- 自 発
- 6. 植正の対象 1)明細書中、発明の詳細な説明の標 2)明細書中、図面の簡単な説明の標 8)図 面


63.12.26

7. 補正の内容

1)明細書の所定個処を下表の通り補正する。

ا۔	補正	個知	换	_
_	頁	ति		正
1	5	17	装置の構造	存膜の構造
2	6	7	半導体袋置	半導体薄膜
8	8	6	装置の構造	存膜の構造

2)函面の第1図を別紙の通り補正する。



\$ 1 B

ш Ł